SDBLK_c

Bloc Scicos
fr - eng

Bloc modulateur Sigma-Delta

$\epsfig{file=SDBLK_c.eps,height=90pt}$

Ce bloc peut réaliser un modulateur $\Sigma \Delta$ [1] du premier, deuxième ou troisième ordre, avec la structure interne suivante :

$\begin{figure}\centering \scalebox{0.7}{% \input{multi_mod_sig_delta2.pstex_t}} \end{figure}$

Figure 1: Diagramme d'un modulateur $\Sigma \Delta$ du troisième ordre

$\begin{figure}\begin{center} \epsfig{file=SDBLK_c_gui.eps,width=340pt} \end{center}\end{figure}$

Size of inputs
Si mis 1, alors la modulation est réalisée sur un vecteur d'entrée de variables discrètes. (modèle "sample-based")
Propriétés : Type 'vec' de taille 1.
Amplitude of input modulator
L'amplitude maximale des entrées du modulateur.
Propriétés : Type 'vec' de taille 1.
Order of modulator(1,2 or 3)
Définit l'ordre du modulateur. Doit-être 1,2 ou 3.
Propriétés : Type 'vec' de taille 1.
Type of output(0:Regular/-1;1:Scaled)
Aligne (centré si ce choix est =0) ou non le train binaire de sortie.
Propriétés : Type 'vec' de taille 1.
Enable Quantization error output?(0:No/1:Yes)
Permet un deuxième port de sortie régulier qui donne le bruit de quantification à la sortie du modulateur.
Propriétés : Type 'vec' de taille 1.
Inherit (no:0, yes:1)
Hérite des événements par les entrées régulières (supprime le port d'entrée évènementiel).
Propriétés : Type 'vec' de taille 1.

INRIA Alan Layec

1: S. Park, ``Principles of sigma-delta modulation for analog-to-digital converters,''
Applications report, Motorola.