Bloc Scicos
fr - eng

Bloc registre à décalage discret à mémoire pour signaux vectoriels

Contenu

• Bloc registre à décalage discret à mémoire pour signaux vectoriels
  • Palette
  • Description
  • Boîte de dialogue
  • Propriétés par défaut
  • Fonction d'interface
  • Fonction de calcul
  • Auteurs

Palette

• Signal - Palette Signal

Description

Ce bloc est un registre à décalage à droite. Il retarde les données de sa sortie par rapport à son entrée par un nombre d'échantillons donné. Les échantillons retardés sont stockés dans des états internes discrets et les valeurs des échantillons intiaux à la sortie sont positionnées à zéro.
La figure suivante illustre le cas où la taille du port d'entrée est 5 et le nombre de décalage à droite est 2.

Figure 1: Bloc registre à décalage à droite pour une taille à l'entrée = 5 et un décalage = 2.

Boîte de dialogue

• Size of inputs
  Entier. La taille du port d'entrée.
  Type 'vec' de taille 1.

• Number of shift
  Entier. Le nombre de décalage à droite.
  Type 'vec' de taille 1.

• Inherit (no:0, yes:1)
  Hérite des événements par les entrées régulières (supprime le port d'entrée évènementiel).
  Type 'vec' de taille 1.

Propriétés par défaut

• toujours actif: non
• direct-feedthrough: oui
• détection de passage à zéro: non
• mode: non
• entrée régulières:
  - port 1 : taille [256,1] / type 1
  
• sorties régulières:
  - port 1 : taille [256,1] / type 1
  
• nombre des entrées évènementielles: 0
• nombre des sorties évènementielles: 0
• possède un état continu: non
• possède un état discret: oui
• possède un état objet: non
• nom de la fonction de calcul: overlaprsr

Fonction d'interface

• MODNUMCOS/macros/scicos_blocks/Signal/OVERLAPRSR_f.sci [voir code]

Fonction de calcul

• MODNUMCOS/routines/signal/overlaprsr.c (Type 4) [voir code]

Auteurs

A. Layec